イリアックIV | 1965

 ILLIAC IVは、256個の64ビット浮動小数点ユニット（FPU）と4つの中央処理装置（CPU）を搭載した、大規模な並列コンピュータとして設計されました。このシステムは、毎秒10億回の演算を処理できることを目指していましたが、予算の問題により、最終的には64個のFPUと1つのCPUを搭載した「クアドラント」1台のみが製造されました。すべてのFPUは、加算（ADD）や減算（SUB）などの同一命令を処理するように設計されており、このシステムは現代の用語で言う「単一命令・複数データ（SIMD）」方式に分類できます。

このコンピュータを作ろうという構想は、ダニエル・スロットニックが1952年にIAS機械のプログラマーとして働いていた際に思いついたアイデアから始まりました。本格的な設計は1960年に始まり、スロットニックはウェスティングハウス電子で勤務していた時に、米空軍の支援を受けて開発資金を調達しました。しかし、1964年に資金提供が終了すると、スロットニックはイリノイ大学アーバナ・シャンペーン校に移り、ILLIACチームに加わりました。その後、米国防高等研究計画局（ARPA）の支援を受けて、元々の1,024個の1ビットプロセッサを使用した設計から、256個の64ビットプロセッサを搭載した新しい設計に変更されました。

機械が組み立てられている間、大学はそれを収容する新しい施設の建設を始めました。しかし、米国防総省からの資金援助を巡る政治的緊張により、ARPAと大学は機械の安全性について懸念を抱きました。その結果、1972年に最初の64プロセッサのクアドラントが完成した時点で、これをNASAエイムズ研究センターに送ることになり、そこでは3年間の修正作業が行われ、さまざまな欠陥が修正されました。1975年11月、ILLIAC IVはARPANETに接続され、ネットワーク接続された最初のスーパーコンピュータとなり、クレイ1の12ヶ月前に実現しました。

設計速度の半分で運用されていましたが、64プロセッサのクアドラントから成るILLIAC IVは、毎秒50MFLOPの性能を発揮し、その時点では世界で最も高速なコンピュータでした。また、このコンピュータは半導体メモリを使用した最初の大型コンピュータとしても知られており、100万個を超えるゲートを持つ最も複雑なコンピュータと評価されました。予算オーバーにより一般的には失敗作と見なされることが多かったものの、ILLIAC IVの設計は並列システム向けの新しいプログラミング技法とシステム開発に重要な役割を果たしました。1980年代には、ILLIAC IVの概念を基に、成功裏に納入された複数の機械が登場しました。

1952年6月、ダニエル・スロットニックはプリンストン大学の高等研究所（IAS）でIAS機械の作業を始めました。IAS機械は40ビットの単語を処理するビット並列の算術論理ユニット（ALU）を特徴としていました。当初、ウィリアムズチューブメモリが搭載されていましたが、その後、エンジニアリングリサーチアソシエイツ（ERA）の磁気ドラムが追加されました。このドラムは80個のトラックを持ち、2つの単語を同時に読み取ることができ、各トラックには1,024ビットが格納されていました。

スロットニックはこのドラムメカニズムを考えているうちに、コンピュータを作る正しい方法について疑問を抱きました。もし単語のビットが40個のトラックに並列で記録されるのではなく、単一のトラックに直列で記録されるなら、ドラムからビットを直接読み取り、ビット直列のコンピュータで処理できるのではないかと考えました。このドラムは依然として複数のトラックとヘッドを持ちますが、各トラックから1ビットずつ読み取り、それを並列ALUに渡して処理する仕組みでした。こうすることで、このシステムは単語並列、ビット直列コンピュータとなるのです。

スロットニックはこのアイデアをIASで提案しましたが、ジョン・フォン・ノイマンは「チューブが多すぎる」としてこれを無視しました。スロットニックは1954年2月にIASを離れ、博士課程のために学校に戻りました。この問題は忘れ去られました。

博士後研究を終えたスロットニックはIBMに入社しました。当時、科学計算のための技術はチューブやドラムからトランジスタや磁気コアメモリに置き換わり、ドラムからデータを並列処理する概念にはもはや明確な魅力を感じなくなっていました。しかし、並列処理システムは依然としていくつかの応用分野では大きな性能を発揮できることに気付き、1958年に同僚のジョン・コック（後にRISCの発明者として有名）とともに並列処理システムに関する論文を執筆しました。

IBMでの短い勤務後、スロットニックはエアロカー航空にしばらく勤務し、その後ウェスティングハウスの空軍部門に加わりました。そこで、彼は米空軍のRADC契約に基づき、1,024個のビット直列ALU（処理素子、PE）を使用するシステムの設計を担当しました。この設計は「SOLOMON」と名付けられ、知恵を持ち1,000人の妻を持った王ソロモンにちなんでいます。

SOLOMONシステムは、1つのマスターCPU（制御装置、CU）が命令を受け、それをPEに送信して処理する方式で設計されました。各PEは演算子と結果を格納できる独自のメモリモジュールを持ち、PE間の結果をつなげるために別のネットワークを構成していました。初期のテストシステムは3x3（9PE）や10x10モデルで構成され、より複雑な設計も考慮されましたが、空軍の主要な後援者が事故で亡くなり、追加の資金援助が途絶えたため開発は中止されました。

SOLOMONプロジェクトが終了した後、スロットニックはイリノイ大学アーバナ・シャンペーン校のILLIACチームに加わりました。この学校は1949年から米国防省やARPAの支援を受けて大型コンピュータの設計と製造を行っていました。1964年、イリノイ大学はARPAと契約を結び、新しいコンピュータ設計であるILLIAC IVの開発を開始しました。ILLIAC IVは大学で開発された4番目のコンピュータで、開発は1965年に始まり、1966年には最初の設計が完成しました。

SOLOMONのビット直列コンセプトとは異なり、ILLIAC IVのPEは64ビット並列プロセッサにアップグレードされ、12,000個のゲートと2,048個の薄膜メモリを搭載しました。各PEは5つの64ビットレジスタを持ち、隣接するPEにデータを送信するなどの作業を行いました。1,024個のPEの代わりに、新しい設計では256個のPEを4つの64PEクアドラントに分け、それぞれに独立した制御装置（CU）が配置されました。

このシステムは25 MHzのクロック速度で動作し、毎秒10億回の浮動小数点演算（1GFLOPS）を処理できるように設計されており、その当時最速のコンピュータでした。

1966年初め、イリノイ大学はILLIAC IVの設計を製造する産業パートナーを募るために提案書を送付しました。17の回答があり、そのうち3社が最終的に選ばれました。最終的に、バローズはテキサス・インスツルメンツ（TI）と提携して設計製作を担当することになり、TIは64ピンのECL（Emitter Coupled Logic）集積回路（IC）を使用してシステムを小型化しました。

しかし、TIは64ピン設計を成功裏に製作することができず、その結果システムの速度は25 MHzから16 MHzに低下しました。これにより、プロジェクトは約2年の遅延と数百万ドルのコスト増加を招きました。また、メモリに関連する問題に対処するために設計変更が行われ、最終的に64PEクアドラントに制限され、システムの速度は約200MFLOPSに縮小されました。

1970年、ILLIAC IVは元々の設計からカリフォルニア州NASAエイムズ研究センターに移されました。これは学生運動や政治的緊張の中で機械の安全性を確保するための決定でした。エイムズ研究センターに設置されたILLIAC IVは1972年に完成し、この時点でプロジェクトは3年の遅延と600万ドルの予算超過を経験しました。

その後、ILLIAC IVはARPANETに接続され、最初のネットワーク接続されたスーパーコンピュータとして機能することになり、これらの機械の発展に重要な役割を果たしました。